AD9552是一款小数N分频、基于锁相环(PLL)的时钟发生器，专为取代高频晶体振荡器和谐振器而设计。该器件采用Σ-Δ调制器(SDM)来处理小数频率合成。用户将单端时钟信号直接与REF引脚相连，或者在XTAL引脚上连接一个晶体谐振器，即可提供输入参考信号。

AD9552为引脚可编程器件，根据8种常用输入频率的其中一种频率，可提供64种标准输出频率中的一种频率。该器件还有一个三线式SPI接口，用户可以通过该接口自定义设置输入与输出频率比。

AD9552需用外部电容来构成PLL的环路滤波器。虽然AD9552严格按照CMOS工艺制造，但其输出与LVPECL、LVDS或单端CMOS逻辑电平兼容。

额定工作温度范围为?40°C至+85°C工业温度范围。

应用

本页提供AD9552的评估板文档和订购信息。

无

• ADP320 - 三通道、200 mA、低噪声、高PSRR电压调节器
• AD8290 - G=50、CMOS传感器放大器，内置激励电流
• AD9822 - 完整的14位CCD/CIS信号处理器
• ADN4662 - 单通道、3 V、CMOS、LVDS差分线路接收器
• AD208 - 高精度、低失调、毫伏输入隔离放大器
• ADM3077E - 3.3 V、?负载、±15KV ESD保护、RS-485/RS-422收发器（全双工、16 MBPS）
• AD5062 - 2.7 V至5.5 V、全精度、16位VOUT nanoDAC?转换器，无缓冲，采用SOT 23封装
• AD5648 - 八通道、14位、SPI电压输出denseDAC，集成5 PPM/°C片内基准电压源
• HMC1019 - 0.5 dB LSB 5位数字衰减器，采用SMT封装，0.1 - 30 GHz
• HMC987 - 3.3V低噪声1:9扇出缓冲器，DC - 8 GHz